FLASH MEMORY SYSTEM

Publication number: JP7028690
Publication date: 1995-01-31

Inventor:

KATAYAMA KUNIHIRO; TAKATANI YOSHIO; SAITO MANABU; KAKI

KENICHI; TOTSUKA TAKASHI

Applicant:

HITACHI LTD; HITACHI KEIYO ENG

Classification:

- international:

G06F12/00; G06F12/00; (IPC1-7): G06F12/00


- european:

Application number: JP19930174372 19930714 Priority number(s): JP19930174372 19930714

Report a data error here

Abstract of JP7028690

PURPOSE:To provide the flash memory system which speeds up the writing of data to a flash memory. CONSTITUTION:At an access request from a host bus 2, a controller 4 stores data in a write buffer 6 by write access, and reads data, which are stored in the flash memory 1, out of the flash memory 1 or data, which are not stored in the flash memory 1, out of the write buffer 6 by read access. Consequently, the write buffer 6 is provided to apparently speed up the operation; when an access request to read the same data is made right after the write access, a read from the data in the write buffer 6 is enabled.



Data supplied from the esp@cenet database - Worldwide

(19)日本国特許庁(JP)

(12)公開特許公報 (A) (11)特許出願公開番号

0L

特開平7-28690

(43)公開日 平成7年(1995)1月31日

(51)Int. Cl. 6

識別記号 庁内整理番号 FΙ

技術表示簡所

G 0 6 F 12/00

560 B 9366-5B

審査請求 未請求 請求項の数11

(全11頁)

(21)出願番号

特願平5-174372

(22)出願日

平成5年(1993)7月14日

(71)出願人 000005108

株式会社日立製作所

東京都千代田区神田駿河台四丁目6番地

(71)出願人 000233217

日立京葉エンジニアリング株式会社 千葉県習志野市東習志野7丁目1番1号

(72)発明者 片山 国弘

神奈川県横浜市戸塚区吉田町292番地 株

式会社日立製作所マイクロエレクトロニク

ス機器開発研究所内

(74)代理人 弁理士 富田 和子

最終頁に続く

(54) 【発明の名称】 フラッシュメモリシステム


(57)【要約】

【目的】 フラッシュメモリのデータの書き込みを高速 化したフラッシュメモリシステムを提供する。

【構成】 ホストバス2からのアクセス要求に対し、コ ントローラ4はライトアクセスに対してはライトバッフ ァ6にデータを格納し、リードアクセスに対してはフラ ッシュメモリ1に格納されているデータであればフラッ シュメモリ1から、まだフラッシュメモリ1に格納され ていないデータであればライトバッファ6から読み出 す。

【効果】 ライトバッファを設けて見かけ上の高速化を 図り、その際にライトアクセスの直後に同一データのリ ードアクセス要求があると、ライトバッファのデータか ら読み出しを可能とした。

図1



【特許請求の範囲】

【請求項1】外部からのデータを記憶するフラッシュメ モリを有するフラッシュメモリシステムにおいて、

前記データの前記フラッシュメモリへの書き込み要求時 に、外部からの前記データを一時的に記憶するためのデ ータ記憶手段と、

前記データの書き込み要求時に、前記データを前記デー 夕記憶手段に格納後、前記フラッシュメモリに転送する 制御部とを有し、

前記制御部は、前記データの前記フラッシュメモリへの 10 転送が終了する前に、外部からデータの読み出し要求ま たは書き込み要求を受けた場合、前記フラッシュメモリ への転送を中断し、外部からのデータの読み出し要求ま たは書き込み要求を優先して処理することを特徴とする フラッシュメモリシステム。

【請求項2】請求項1記載のフラッシュメモリシステム において、

前記データが前記データ記憶手段に格納されているかど うかを示す情報を記憶する情報記憶手段を有し、

前記制御部は、前記情報により、外部から読みだしが要 20 システムにおいて、 求された前記データが、前記データ記憶手段に格納され ているか否かの判断を行い、前記データ記憶手段に格納 されていることが判明した場合には前記データ記憶手段 から読み出しを行うことを特徴とするフラッシュメモリ システム。

【請求項3】請求項1記載のフラッシュメモリシステム において、

外部から前記データへのアクセス時に外部から指定され る論理アドレスと、これに対応する前記データ記憶手段 の物理アドレスとの対応情報を記憶する情報記憶手段を 30 有し、

前記制御部は、前記情報により、外部から読みだしが要 求された前記データが、前記データ記憶手段に格納され ていることが判明した場合には、前記データ記憶手段か ら読み出しを行うことを特徴とするフラッシュメモリシ ステム。

【請求項4】請求項1、2または3記載のフラッシュメ モリシステムにおいて、

前記制御部は、前記データ記憶手段から前記フラッシュ メモリヘデータを転送中に、外部からのデータの読み出 40 し要求または書き込み要求が有った場合、前記データの 転送を中断し、

中断が終了後に転送を再開するために必要な情報を記憶 する中断情報記憶手段を有し、

前記制御部は、前記中断情報記憶手段に前記情報を格納 後、前記読み出し要求または書き込み要求を処理し、処 理が終了後、中断したデータの転送を前記中断情報記憶 手段の記憶内容により、再開することを特徴とするフラ ッシュメモリシステム。

【請求項5】請求項1、2、3または4記載のフラッシ 50 とを特徴とするフラッシュメモリシステム。

ュメモリシステムにおいて、

前記制御部は、外部から、前記フラッシュメモリの特定 領域へのデータの書き込み要求があった場合、前記デー 夕記憶手段への書き込みデータを格納する処理と、前記 フラッシュメモリ上にある、前記特定の領域に過去に格 納され不要となったデータを消去する処理とを並行して 行うことを特徴とするフラッシュメモリシステム。

【請求項6】請求項2または3記載のフラッシュメモリ システムにおいて、

前記制御部は、前記データ記憶手段から前記フラッシュ メモリへの転送が完了後、前記情報記憶手段に格納され ている情報を前記フラッシュメモリに転送することを特 徴とするフラッシュメモリシステム。

【請求項7】請求項2または3記載のフラッシュメモリ システムにおいて.

前記制御部は、前記情報記憶手段の内容を電源遮断直前 に前記フラッシュメモリに転送することを特徴とするフ ラッシュメモリシステム。

【請求項8】請求項6または7記載のフラッシュメモリ

前記情報記憶手段の内容を前記フラッシュメモリに転送 する際に、前記フラッシュメモリへの転送場所を可変と し、転送場所を示す情報を前記フラッシュメモリ上のあ らかじめ定められた場所へ転送することを特徴とするフ ラッシュメモリシステム。

【請求項9】外部からのデータを記憶するフラッシュメ モリを有するフラッシュメモリシステムにおいて、

前記データの前記フラッシュメモリへの書き込み要求時 に、外部からの前記データを一時的に記憶するためのデ ータ記憶手段と、

前記データの書き込み要求時に、前記データを前記デー 夕記憶手段に格納後、前記フラッシュメモリに転送する 制御部とを有し、

前記制御部は、前記データの前記フラッシュメモリへの 転送が終了する前に、外部から同一アドレスへのデータ の新たな書き込み要求を受けた場合、前記フラッシュメ モリへの転送を中断し、外部からの新たなデータを前記 データ記憶手段に格納し、前のデータは無効とすること を特徴とするフラッシュメモリシステム。

【請求項10】外部からのデータを記憶するフラッシュ メモリを有するフラッシュメモリシステムにおいて、 前記フラッシュメモリへ前記データを書き込むのに要し た時間を測定する書き込み時間測定手段と、

前記書き込み時間測定手段の測定結果により、フラッシ ュメモリの劣化度を診断する劣化度診断手段と、

前記劣化度診断手段による診断結果を記憶する劣化度記 億手段と、

の格納場所を決定して、格納する制御手段とを有するこ

2

前記診断結果により、前記データのフラッシュメモリ上

3

【請求項11】請求項10記載のフラッシュメモリシステムにおいて、

前記制御手段は、前記フラッシュメモリへの格納場所の 決定に際して、診断結果を参照して劣化度が最大でない 場所を選択することを特徴とするフラッシュメモリシス テム。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明はフラッシュメモリシステ ているが、書き換え ムに係り、特にフラッシュメモリを処理プログラムやデ 10 ていないといえる。 一夕の記憶媒体とした際の高速化に関する。 【0005】本発明

[0002]

【従来の技術】フラッシュメモリは電気的に書き替え可 能なROMであり、不揮発性メモリでありながらファイ ル記憶装置の記憶媒体として期待されるメモリ素子であ る。一種のEEPROMと捉えることもできるが、一般 的なEEPROMとの決定的な違いはデータの消去単位 が大きいことにより集積度を高くできることである。従 って大容量のファイル記憶装置を比較的安価に構築でき の従来技術としては特開平2-292798号公報に記 載のフラッシュEEPROMシステムが挙げられる。こ れはフラッシュメモリの索子的な欠点である書き替え回 数に制限があるということに対して、フラッシュメモリ への実際の書き込み回数を減らす方式についての発明で あり、そのためにキャッシュメモリを用いてファイル書 き換えの時間監視制御を行うことを提案した発明であ る。この方式を採用することによりフラッシュメモリを 使用した記憶装置として実用的な寿命を確保することを 目的としている。それと同時にフラッシュメモリのもう 一つの欠点である書換えの遅さをカバーすることも目的 としている記述もある。フラッシュメモリはDRAMや SRAMなどの揮発性メモリと比較して書換え速度が数 値にして1桁以上遅く、処理データ格納媒体として性能 ネックとなってしまうが、先述のキャッシュメモリとし てフラッシュメモリよりも高速なアクセスが可能な記憶 索子を用いることを提案している。これによりキャッシ ュメモリにデータを書き込むのであればシステム全体と してのフラッシュメモリによる性能ネックは回避でき る。

[0003]

【発明が解決しようとする課題】上記従来技術はフラッシュメモリを有するシュメモリの書換え回数の制限による寿命を延長することを重視しておりフラッシュメモリの書換え速度の遅さを補うことを重視していない。というのはまずキャッシュメモリからフラッシュメモリへのデータの転送の条件としてキャッシュメモリへのデータの転送の条件としてキャッシュメモリに余分な空間を必要としたときおり、お分な空間を必要とするときはすなわちシステムとしてデータの格納要求があるときであると考えられるため、このときに書換えの遅いフラッシュメモリへ 50 としたものである。

の書き込みを行っていたのではシステムのパフォーマン スを落すことになり得る。

【0004】またキャッシュメモリへの書き込みを行うときの条件としても書き込みが頻繁に起こるデータにおいてのみキャッシュメモリへの書き込みを行うような制御を目指しているため、書き込みの高速化を全ての書き込みデータに対して図ることができない。以上のように上記従来例は、書き換え回数の低減に対する配慮はされているが、書き換え時間の高速化に対する考慮がなされていないといえる。

【0005】本発明の目的は、書き換え時間の高速化を 図ったフラッシュメモリシステムを提供することであ る。

[0006]

ル記憶装置の記憶媒体として期待されるメモリ素子である。一種のEEPROMと捉えることもできるが、一般的なEEPROMとの決定的な違いはデータの消去単位が大きいことにより集積度を高くできることである。従って大容量のファイル記憶装置を比較的安価に構築できる。このフラッシュメモリを使用したファイル記憶装置の従来技術としては特開平2-292798号公報に記載のフラッシュメモリを使用したファイル記憶装置の従来技術としては特開平2-292798号公報に記載のフラッシュメモリの素子的な欠点である書き替え回数に制限があるということに対して、フラッシュメモリへの転送が終了する前に、外部からの実際の書き込み回数を減らす方式についての発明であり、そのためにキャッシュメモリを用いてファイル書き換えの時間監視制御を行うことを提案した発明であ

【0007】また、外部からのデータを記憶するフラッシュメモリを有するフラッシュメモリシステムにおいて、前記データの前記フラッシュメモリへの書き込み要求時に、外部からの前記データを一時的に記憶するためのデータ記憶手段と、前記データの書き込み要求時に、前記データを前記データ記憶手段に格納後、前記フラッシュメモリへの転送が終了する前に、外部から同一アドレスへのデータの新たな書き込み要求を受けた場合、前記フラッシュメモリへの転送を中断し、外部からの新たなデータを前記データ記憶手段に格納し、前のデータは無効とすることとしたものであ40 る。

【0008】また、外部からのデータを記憶するフラッシュメモリを有するフラッシュメモリシステムにおいて、前記フラッシュメモリへ前記データを書き込むのに要した時間を測定する書き込み時間測定手段と、前記書き込み時間測定手段の測定結果により、フラッシュメモリの劣化度を診断する劣化度診断手段と、前記劣化度診断手段による診断結果を記憶する劣化度記憶手段と、前記診断結果により、前記データのフラッシュメモリ上の格納場所を決定して、格納する制御手段とを有すること

[0009]

【作用】上記のように、書き込み回数を少なくして読み 出しを頻繁に行うことを目的としたキャッシュメモリで はなく、書き込みの高速化のために一時的にデータを格 納するライトバッファメモリ(データ記憶手段)を設 け、このバッファメモリに格納されたデータのフラッシ ュメモリへの転送を外部 (例えば、ホストシステム) か らのアクセス要求がないときすなわちアクセス要求待ち の時に行い、システム全体としては実質上転送時間が隠 されるよう工夫する。またホストシステムからの書き込 10 み要求データは全て必ずバッファメモリに取り込むこと とし、書き込み速度が遅いフラッシュメモリはホストシ ステムから直接書き込まれることがないようにする。そ してバッファメモリからフラッシュメモリへのデータ転 送はホストシステムからのデータ書き込みが終了しだい 開始され、ホストシステムから当該データあるいは別の データをアクセスする要求があるまでの期間つまりアク セス要求待機期間に行われ、ホストシステムからのアク セス要求が起きたらただちにバッファメモリからフラッ シュメモリへのデータ転送を中断し、ホストシステムの 20 要求に対応する。そして再びアクセス要求待機状態にな ったらキャッシュメモリからフラッシュメモリへのデー 夕転送を先の中断時点から再開する。この結果、バッフ アメモリはホストシステムからの格納データの書き込み を索速く終了し、その結果ホストシステムは格納データ の転送を終わらせて次の処理を行うことができシステム 全体のパフォーマンスが向上する。つまりホストシステ ムからはフラッシュメモリの書き込み速度が見えず、フ ラッシュメモリの書き込み速度の遅さを隠すことができ る。そしてバッファメモリ上のデータはホストシステム 30 からのアクセス要求が終了し次第フラッシュメモリに転 送され、ホストシステムからの次のアクセス要求がある まで続けられる。従ってホストシステムはバッファメモ リからフラッシュメモリへの転送途中でも転送要求を割 り込ませることができ、ホストシステムの待機時間はな いこととなる。

【0010】またバッファメモリの容量はホストシステ ムからのデータが通常の使用状態においてバッファメモ リに格納しきれる程度以上の十分な容量を確保する。バ ッファメモリを十分な容量確保することにより、ホスト 40 システムからのデータ格納ができなくなってホストシス テムに待機時間を持たせることがないようにする。

【0011】またバッファメモリからフラッシュメモリ へのデータ転送時間をできるかぎり減ずるために、まだ フラッシュメモリへの転送が行われておらず、バッファ メモリに残されているデータと同一データ (例えば、同 ーファイル)のホストからの再転送においては、先に格 納されているデータを無効化してつねに最新のものをフ ラッシュメモリに転送することとする。同一ファイルの て構わず、余分なデータ転送を行う必要がなくなり、ま たフラッシュメモリの書換え回数を減らすことにもな

【0012】またホストからの連続的な大容量の書き込 みに対応するためにフラッシュメモリに対する售き込み をできるだけ速くする必要もある。しかしフラッシュメ モリは劣化すると書き込みや消去に要する時間が長くな り、書換えが遅くなってしまうためこれを回避すべきで ある。そのため售き込みや消去に要する時間を計測して フラッシュメモリの劣化度を常に把握して劣化度の低い ところを選んで書き込むよう制御する。書換え時間を短 縮すればホストからの連続的な大容量の書換えにおける バッファメモリ不足を防ぐことができる。

[0013]

【実施例】次に本発明の実施例を説明する。図1は本発 明の構成図を示す図である。本発明に係るフラッシュメ モリシステムは、記憶媒体であるフラッシュメモリ1 と、記憶装置(フラッシュメモリシステム)のホストと なる情報機器のバス2と、ホストバス2をインタフェー スするレジスタやバス類からなるインタフェース回路3 と、記憶装置全体を統括制御するコントローラ (制御) 部) 4と、ホストがファイルデータを管理するための論 理アドレスと物理的な記憶位置を示す物理アドレスの変 換を行うためのアドレス変換テーブル (情報記憶手段) 5と、ホストから送られるファイルデータを高速に格納 して見かけ上の処理速度を上げるためのライトバッファ 6 (従って高速な書き込みが要求されるためSRAMや DRAMなどの揮発性メモリである必要がある)と、コ ントローラ4の動作速度がホストバス2の動作速度より 劣るのをカバーし高速にデータを転送するためのDMA コントローラ7と、ライトバッファ6内のデータをフラ ッシュメモリ1に転送している最中にホストからアクセ ス要求があったときに処理を中断し、後で再開するため に中断したときの動作状態を記憶するための中断時レジ スタ (中断情報記憶手段) 8 とを有する。

【0014】図11に変換テーブル5の一例を示す。図 11では、ホストバス1から転送されてくる3セクタ分 のデータをライトバッファ6のブロック1からブロック 3に保持し、それぞれのブロックの1セクタのデータを それぞれフラッシュメモリ1のチップ0のセクタ3、チ ップ1のセクタ2、チップ2のセクタ7へ書き込むこと を示している。フラグは、ホストからのデータがフラッ シュメモリに転送されておらず、またフラッシュメモリ にあることを示す。

【0015】なお、変換テーブルは図11の例に限ら ず、フラグを有さないこととしてもよい。その時はフラ ッシュメモリに転送されたものはフラッシュメモリの物 理アドレスの欄のみに数字を書くこととしても良い。そ の時にライトバッファとフラッシュメモリの物理アドレ 再転送において、古いデータは不要であるため無効化し 50 スは連続させることとすると変換テーブルをそれぞれの

メモリに対応させる必要がなくなり、テーブル容量を縮 小できる。

【0016】次に動作を説明する。ホストの情報機器は ファイルデータの格納や読み出しが必要になるとホスト バス2を通してアクセス要求をするとともに、ファイル データ格納時は格納するための論理アドレスを指定して データを転送し、ファイルデータの読み出し時は管理上 の論理アドレスを指定してそこに格納してあるファイル データの転送を要求する。これらの要求はインタフェー ス回路3に備えられるレジスタに設定することにより行 10 われる。コントローラ4はインタフェース回路に設定さ れた処理要求の内容を理解すると変換テーブル5を参照 し、あるいは変換テーブル5の内容を書換えてホストが 指定する論理アドレスと実際のデータの格納位置を示す 物理アドレスが誤りなく対応するように処理する。もし ファイルデータの格納の要求であった場合には、コント ローラ4はホストが指定する論理アドレスと格納するラ イトパッファ6の物理アドレスを変換テーブル5に書き 込む。既に過去に格納してあったファイルデータの更新 であった場合には過去のデータは不必要となるため、過 20 去のデータが格納されている物理アドレスが有効である かどうかを示す情報(同一の論理アドレスのデータがフ ラッシュメモリ上で別の物理アドレスに格納されるため に本情報が必要になる)を変換テーブル4内に記録する 処理も加えられる。

【0017】そしてホストバスから転送されて来るライ トデータを受け入れるためにDMAC7を起動し、ライ トパッファ6に格納する。この時同時にフラッシュメモ リ1に格納されている不要データの消去を行うと処理時 間を有効活用できることになる。一方もしファイルデー タの読み出し要求であった場合には、コントローラ4は ホストが指定する論理アドレスから変換テーブル5を参 照してホストが要求するファイルデータが物理的にどこ に格納されているかを割り出し、これをDMAC7に設 定して起動し、ホストバス2に高速にデータを転送して ホストの要求に応じる。

【0018】ファイルデータの格納場所としてはフラッ シュメモリ1かあるいはライトバッファ6に格納されて いることが考えられる。これは変換テーブル5の参照に より明らかになるはずである。従ってコントローラ4は 40 参照した変換テーブル5の内容によってDMACにアク セスさせるメモリを選択して設定する必要がある。

【0019】以上がホストからのアクセス要求に対応し た記憶装置の動作概要であるが、ホストからのアクセス 要求に対する処理が終了し、次にホストからアクセスが 要求されるまでの間はコントローラは内部で別の処理を 行う。それはライトバッファに格納されているデータを フラッシュメモリ1に転送する処理である。ただしライ トバッファ内のデータが全てフラッシュメモリに転送さ れてしまえば記憶装置は完全にホストからの待機状態と 50 【0023】一方ライトアクセスは図4に示す。まず過

なる。このライトバッファからフラッシュメモリへのデ ータ転送を行わないと電源が遮断された場合に揮発性メ モリであるライトバッファ内のデータが揮発して最新の 格納ファイルデータが失われてしまうからである。また ライトバッファに格納することができるデータ量には限 りがあるため、できるだけフラッシュメモリへの未格納 データが残存するかぎりは常にフラッシュメモリへの転 送を行うべきである。

【0020】ここでホストからのアクセス要求がなくラ イトバッファからフラッシュメモリへのデータ転送を行 っている最中に、ホストからアクセス要求があった場合 には、動作中の転送処理を一時中断し、ホストからの要 求に応じる。なお中断した処理はホストからのアクセス 要求に対応する処理が終了した時点で再開できるように 必要なステータスデータを中断時レジスタ8に記録す る。この中断時レジスタ8はコントローラ4内部のレジ スタやメモリを用いても良い。

【0021】以上のようなコントローラ4が行う動作を 図2以降のフローチャートに記述した。図2はコントロ ーラ4のメインルーチンのフローチャートであり、基本 的な動作の流れは、まずホストからアクセス要求がある かを確認し、あればアクセスルーチンにジャンプし、な ければ次に進む (2 a)。 ライトバッファ内にフラッシ ユメモリに未格納のデータが存在するかを確認し(2) b)、存在すればこれをフラッシュメモリに転送格納す る(2 c)。全て格納済みであればホストからのアクセ ス待ちとなる。なお2aでアクセスルーチンにジャンプ し、アクセスが終了して復帰したときには記録した状態 に戻して(2d)再開する。メインルーチンではこの流 れを繰り返す。

【0022】図3および図4はアクセスルーチンのフロ ーチャートであり、図3より説明すると、まずアクセス ルーチンにジャンプしたときのメインルーチンにおける 状態を図1の中断時レジスタ8に記憶し(3 a)、復帰 したときに動作が再開できるようにする。記憶内容とし ては書き込みセクタの論理アドレスと物理アドレスなど が挙げられる。次にホストからのアクセスを区別し各々 の処理に分岐する(3b)。図3は引き続きリードアク セス処理を示している。リードアクセスではまずアドレ ス変換を行う。これはホストからは論理アドレスにより 所望のファイルを指定してくるが、論理アドレスでは実 際のメモリ上の格納位置を示していないため、アドレス 変換テーブルにより論理アドレスから物理アドレスに変 換して実際のメモリ上の格納位置を把握して読み出しを 行うことになる(3c)。このアドレス変換を行った ら、次にDMACにアクセスするアドレスを設定し、起 動する(3d)。そしてリードデータをホストバスに流 してアクセスを完了し(3e)、メインルーチンに復帰 する。

10

去に格納されたことのあるファイルかをチェックする (4 a) 。格納されたことがあるかどうかは、テーブル に物理アドレスがあるかどうかで判断できる。過去に格 納したファイルであれば変換テーブルを参照してその物 理的位置を把握して変換テーブルを更新し(同じ論理ア ドレスであっても、書換え寿命を伸ばすために、別の物 理アドレスに格納するため、物理アドレスを更新する必 要がある)、フラッシュメモリへ消去動作をかけ(4 b) 、それと同時に更新ファイルの書き込み動作を行 う。消去動作はフラッシュメモリ内部で自動的に行われ 10 れる。 るため、書き込みを行うチップと異なれば並行して同時 に処理が行える。新しいファイルの格納であればそのま ま書き込み動作に入る。まず格納場所を決定して変換テ ーブルに物理アドレスと論理アドレスの対応を記録し (4c)、次にDMACにアクセスするアドレスを設定 して起動する(4d)。そしてホストからのデータをラ イトバッファに格納したら書き込み終了であり(4 e)、メインルーチンに復帰する。なおフローチャート 上の流れの順番は適宜入れ替えることも可能である。ま た図3、図4にあるDMAC設定、起動後の実際のホス トとのデータの授受はDMACが行うことになるためコ ントローラは待機状態にあることになる。また消去動作 を図4の書き込みのルーチン内で行わず、メインルーチ ンのフラッシュメモリへのデータ書き込み時に行った り、ファイルを整理するルーチンを別に設定して消去を 行うことも考えられる。特にフラッシュメモリの消去単 位がファイル管理の単位よりも大きく、一つの消去単位 に複数のファイルが存在せざるを得ない場合には、ガー ベージコレクションを行うルーチンを設定し、ここで消 去動作を行うのが最も効率的となる。

【0024】この図4からの応用として図10を説明すると、ホストからのデータをライトバッファに格納する際に、フラッシュメモリへの転送がまだなされずにライトバッファに残存しているデータの、更新などによる再転送であった場合には先に格納されているデータは不要であるため消去するかあるいは無効化するフラグなどを立て、フラッシュメモリへの転送をすることがないようにする(10a)。

【0025】ところで図2のメインルーチンにおいて別の例を示すと、図2はホストからのアクセス要求をソフトウェア上で受ける例であるが、ハードウェア割込みにより強制的にアクセスルーチンに遷移することも考えられる。この場合はメインルーチンは図5のように単純化し、ソフトウェア的にはアクセスルーチンに遷移する処理はない。この方法ではホストからのアクセス要求に素速く対応できるようになるが、割込みによりアクセスルーチンに遷移したときと、終了してメインルーチンに復帰するときの処理を問題なくするためのソフト処理が多少複雑になる。つまり中断の状態を詳細に記録しなければ、正常な復帰ができないことになる。

【0026】この他にリセット及び電源遮断処理を含んだメインルーチンを図6に示した。これは変換テーブルが揮発性メモリにより構成されている場合に特に重要となる処理であり、変換テーブルのデータが失われるとファイル全体のデータが失われたことと等しくなるため、リセット時や電源遮断時には不揮発性メモリに退避する必要がある。これには専用の書き込み可能な不揮発性メモリを備えても良いが、データ格納用のフラッシュメモリの一部を使用するのが部品点数の削減から有効と思われる。

【0027】なおこの退避処理を避ける方法としてメイ ンルーチンを図7のルーチンとする方法が考えられる。 すなわちライトバッファからフラッシュメモリへのデー 夕転送、格納が終了し、ホストからのコマンド待ち状態 になったときに退避を行うようにすることにより、リセ ットや電源遮断時に特別な処理を行う必要がなくなる。 ただしリセットや電源遮断は書き込みや退避の処理中に 行うことがないように注意する必要がある。また退避す る領域は頻繁に書換えが行われるため、書換え回数に制 限がある不揮発性メモリに退避する場合には、寿命を検 討する必要がある。先述のようにフラッシュメモリの一 部を使用する場合には、退避領域を一個所に特定せず に、移動する方法が良い。この場合には退避領域となっ た記憶領域の一部に退避領域であることを明らかにする コードを記録するなどにより容易に実現できる。揮発性 メモリ上の変換テーブルが電源遮断により失われたとき には、全記憶領域から退避領域コードを検索し、退避領 域の位置を把握することができる。あるいは最終的な退 避領域の物理位置だけを不揮発性メモリの一部に電源遮 断時に書き込む方法をとれば時間的無駄が省ける。

【0028】次にフラッシュメモリの劣化によるアクセ ス性能の低下を避ける実施例について図8により説明す る。図8はフラッシュメモリの劣化を把握する手段の実 施例であり、図中101はフラッシュメモリ書き込み制 御回路、102は書き込み時間測定回路、103は変換 テーブル内に設置した劣化度情報テーブル (劣化度記憶 手段)であり、フラッシュメモリの消去ブロック毎に対 応している。他の既出の番号は先述の説明と同様であ る。コントローラ4 (劣化度診断手段) はフラッシュメ モリ1への書き込みを行う際には書き込み制御回路10 1を起動するとともに、書き込み時間測定回路102も 起動し、書き込みにかかった時間を把握する。そしてそ の時間によりフラッシュメモリの劣化の程度を判断して これを変換テーブル内の劣化度情報テーブルに售き込 む。劣化度は、書き込み時間を例えば、8レベルに分け る。例えば、レベル1は、10から100μsの場合、 レベル2の場合は、100から1000μsの場合と し、レベル8は、許容される書き込み時間を超えた場 合、すなわち使用不能状態に陥ったものとすると不良セ 50 クタの記録も兼ねることができるようになる。

【0029】コントローラ4はこの劣化度をデータ格納 時の物理アドレスの決定時に使用する。つまり劣化度が 大きいと判断されたブロックには書き込みを極力行わな いようにすることにより、劣化による性能低下を避ける ことができるようになる。この制御を示すフローチャー トを図9で説明する。図9は書き込み時間を測定して劣 化度を診断するフラッシュメモリへの書き込み動作にお けるフローチャートであり、一つの消去ブロックへの書 き込みを示している。本ルーチンはホストからライトア クセスがあり、書き込みデータがライトバッファに格納 10 されている状態から実行されるものである。まず劣化度 情報テーブルを参照してこれから格納するフラッシュメ モリのブロックが、劣化度が進んでいないブロックかを 確認する。もし劣化度が進んでいるブロックであれば別 のブロックを確認し劣化度が最も進んでいないブロック を探し出す(9a)。こうして、全てのブロックの劣化 度が同じレベルになったら任意のブロックを選択するよ うにする。この結果全てのブロックが均一に劣化するこ とになる。そして探し出したら書き込み単位ごとに書き 込み時間測定回路を起動し、書き込み時間の測定を開始 20 すると同時に実際のフラッシュメモリへの書き込みを開 始する (9b)。そしてメモリの書き込み終了まで待機 する(9 c)。書き込みが終了したら書き込みに要した 時間を書き込み時間測定回路より参照し、その値から劣 化度を診断する(9 d)。つまりフラッシュメモリには 劣化が進むと書き込みに要する時間が長大するという特 徴があるためこれを利用するものである。そして劣化度 の診断結果が同一ブロック内でこれまでに書き込んだ書 き込み単位の中で最も劣化していれば、結果を劣化度情 報テーブルに格納する(9e)。というのは劣化度情報 30 は一つの消去ブロックに一つとするため、複数の書き込 みにより一つの消去ブロックを構成するフラッシュメモ リにおいては各書き込み単位における劣化度を診断し、 同一ブロック内の最悪値をそのブロックの劣化度と判断 すべきである。つまりビットごとに劣化度は異なると考 えられ、1ビットでも劣化すればそのブロック内全域の 信頼度が下がることになる。

【0030】ただし制御プログラムの簡略化などを目的としてプロック内の特定の個所の時間だけを測定して全体の劣化度を判断する方法も考えられる。そして所望の 40全データの書き込みが終了したら書き込みルーチンを終了し、まだデータがあれば9bに戻る(9f)。

【0031】以上の制御をすることによりフラッシュメモリの劣化を全領域にわたって平均化することも可能となる効果がある。なお本実施例では書き込み時間を劣化の評価対象としたが、消去時間を測定してこれを劣化の評価対象としても良い。

【0032】また時間の測定を回路的に行っているが、 コントローラのソフトウェアで行えばハードウェアの削減に寄与する。 [0033]

【発明の効果】本発明の効果は、フラッシュメモリの部を込みの遅さが記憶装置としての性能低下にならないことである。フラッシュメモリは読み出しアクセスについてはDRAMと比較して遜色ない速度を持つが、書き込みを見いかある。しかも消去動作りを表しての性に低下を招く。そしてこれを解して必要となり、単純にフラッシュメモリに書き込みを解けてあるために単純なライトバッファを設け遅くなるを存り、この時にホストからアクセスがあると結局ホストを待たバッファ内のデータがあふれるまではホストを待たバッファ内のデータがあふれないように、適宜ライトバッファからフラッシュメモリへの転送を行える。

【0034】また電源遮断時に対応する処理手段を持ち、本発明の記憶装置の使用者の待ち時間が極力少なくなる効果がある。またフラッシュメモリの特徴である劣化による消去時間あるいは書き込み時間の増大を考慮してフラッシュメモリの劣化による使用者の待ち時間の増加を抑える効果がある。

【図面の簡単な説明】

【図1】本発明に係るフラッシュメモリのブロック図で ある。

【図2】本発明の実施例における制御プログラムのメインルーチンのフローチャートである。

【図3】本発明の実施例における制御プログラムのアクセスルーチンのフローチャートである。

30 【図4】既存ファイルの更新を高速化する実施例のフローチャートである。

【図5】ハードウェア割込み対応のメインルーチンのフローチャートである。

【図6】電源遮断対応のメインルーチンのフローチャートである。

【図7】変換テーブルの退避を行う実施例のフローチャートである。

【図8】書き込み時間による劣化診断を行うフラッシュ メモリシステムのブロック図である。

) 【図9】書き込み時間による劣化診断を行う実施例のライトアクセスのフローチャートである。

【図10】未転送ファイル更新の際の処理を示すフロー チャートである。

【図11】変換テーブルの説明図である。

【符号の説明】


 $1 \cdots$ フラッシュメモリ、 $4 \cdots$ コントローラ、 $5 \cdots$ 変換テーブル、 $6 \cdots$ ライトバッファ、 $7 \cdots$ DMAC、 $8 \cdots$ 中断時レジスタ、 $101 \cdots$ 書き込み制御回路、 $102 \cdots$ 書き込み時間測定回路、 $103 \cdots$ 劣化度情報テーブル


【図1】

【図2】


図 2 メインルーチン

図 1





【図3】



【図4】






図 5




[図6]

図6



【図8】

図8




【図11】

変換テーブル (図り)

発理	ライトバッファ メモリ	(物理セクタ番号)		フラグ
	ブロック番号	チップ番号	セクタ番号	
0	11	0	3	1
1	2	1	2	1
2	3	2	7	
3	0	0	0	0

[図7]


図 7



ţ

[図9]

[図10]



フロントページの続き

(72)発明者 高谷 佳夫

千葉県習志野市東習志野七丁目1番1号 日立京葉エンジニアリング株式会社内

(72)発明者 齊藤 学

千葉県習志野市東習志野七丁目1番1号 日立京葉エンジニアリング株式会社内 (72)発明者 柿 健一

神奈川県横浜市戸塚区吉田町292番地 株式会社日立製作所マイクロエレクトロニクス機器開発研究所内

(72)発明者 戸塚 隆

千葉県茂原市早野3300番地 株式会社日立 製作所電子デバイス事業部内